FPGA工程師
職位詳情
- 性別不限
- 本科及以上
- 3-5年經(jīng)驗(yàn)
崗位職責(zé):
1. 負(fù)責(zé)視頻圖像算法,圖像接口,網(wǎng)絡(luò)通信在FPGA上實(shí)現(xiàn), 負(fù)責(zé)FPGA詳細(xì)設(shè)計(jì)、測(cè)試計(jì)劃等相關(guān)開(kāi)發(fā)測(cè)試文檔編寫(xiě);
2.負(fù)責(zé)FPGA HDL代碼編寫(xiě)、模塊設(shè)計(jì)及仿真;
3.分析并解決開(kāi)發(fā)和測(cè)試過(guò)程中的問(wèn)題,F(xiàn)PGA的資源及時(shí)序優(yōu)化;
任職資格:
1.碩士及以上學(xué)歷,計(jì)算機(jī)、通信、電子、自動(dòng)化相關(guān)專業(yè);
2. 精通Verilog /VHDL高級(jí)FPGA開(kāi)發(fā)語(yǔ)言, 并熟練使用開(kāi)發(fā)工具: Xilinx、Altera、Lattice三大FPGA廠家的開(kāi)發(fā)工具及Modelsim、Matlab開(kāi)發(fā)工具;
3.熟悉FPGA設(shè)計(jì)開(kāi)發(fā)、調(diào)試流程,能夠使用相關(guān)測(cè)試工具和示波器、邏輯分析儀等儀表;
4.良好的英語(yǔ)閱讀能力,能夠自如地查閱各種器件手冊(cè);
5.熟悉FPGA高速I(mǎi)O接口設(shè)計(jì),具有基于FPGA SerDes,DDR接口的高速接口設(shè)計(jì)經(jīng)驗(yàn),有sRIO、PCIe、EMAC、CPRI/OBSAI、Aurora經(jīng)驗(yàn)優(yōu)先;
6.有使用Modelsim等仿真工具并編寫(xiě)過(guò)testbench經(jīng)驗(yàn)者優(yōu)先;
7. 具有以下經(jīng)驗(yàn)者優(yōu)先:
a. 視頻信號(hào)處理算法FPGA實(shí)現(xiàn),如視頻壓縮編解碼算法、視頻縮放算法等;
b. 視頻接口HDMI2.0/DP1.2 FPGA實(shí)現(xiàn);
c. 在嵌入SOC的FPGA平臺(tái)的開(kāi)發(fā);
薪資待遇
- 帶薪年假
斗米 安全提示
1、斗米嚴(yán)禁用人單位做出任何損害求職者合法權(quán)益的違法違規(guī)行為,包括但不限于扣押求職者證件、收取求職者財(cái)物、向求職者集資、讓求職者入股、誘導(dǎo)求職者異地入職、異地參與培訓(xùn)等,您一旦發(fā)現(xiàn)此類行為,請(qǐng)舉報(bào),舉報(bào)電話:4007333300.
瀏覽了該帖子的人還瀏覽了
更多職位>- 工作時(shí)間: 長(zhǎng)期可做
- 工作類型: 主播
- 工作地點(diǎn): 北京
- 招聘人數(shù): 200人
